⑲ 日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

平3-259537

@int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)11月19日

H 01 L

7738-4M 7210-4M J

H 01 L 29/78

321 Y*

審査請求 未請求 請求項の数 4 (全7頁)

半導体装置及びその製法 60発明の名称

> 頭 平2-56398 ②特

願 平2(1990)3月9日

田 角 @発 明 者

英 樹

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

@発 明

功

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

株式会社日立製作所

勿出 顋 人 日立超エル・エス・ア 勿出 願 人

田

東京都千代田区神田駿河台4丁目6番地 東京都小平市上水本町5丁目20番1号

ィ・エンジニアリング

株式会社

00代 理 人

弁理士 小川 勝男 外1名

最終頁に続く

1.発明の名称

半導体装置及びその製法

- 2. 特許請求の範囲
 - 1. 第1 導電形の半導体基板上の一部に、第2 導 電形のペース領域を有し、該ペース領域中に第 1 導電形のソース領域を有し、上記ペース領域 の周辺表面部分に存在する絶縁態を介してゲー ト電極を有する絶縁ゲート形トランジスタにお いて、イオン打込みによる結晶欠陥層を該べー ス領域近傍に生成することにより、上記半導体 基板と上記ペース領域によつて形成されたダイ オードを高速化したことを特徴とする半導体装 置.
 - 2. Ⅳ族元素をドーパントとして、打込みエネル ギー100keV以上でイオン打込みを行うこ とを特徴とする請求項1記載の半導体装置の製
 - 3. 結晶欠陥層生成後、300~500℃の雰囲 気中にて熱処理を行う工程を含むことを特徴と

する請求項1乃至2記載の半導体装置の製法。

- 4。 イオン打込み後、更に電子線照射を行うこと を特徴とする請求項1乃至3記載の半導体装置 の製法。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置及びその製造方法に係り、 パワーMOSFET, IGBTといつたパワーデバイス の分野において、ライフタイムキラーの導入方法 に関する。

〔従来の技術〕

従来、半導体装置への、高エネルギーイオン打 ち込み法によるライフタイムキラーの導入につい ては、特開昭62-298120号公報において論じられ

しかし、パワーMOSFETへのライフタイムキラー の恵入に関しては、その導入方法。条件等が具体 的に明らかにされてはいない。

〔発明が解決しようとする顧題〕

高エネルギーイオン打込みにより、パワー

特別平3-259537(2)

MOSFETにライフタイム キラーを導入し、他の特性 劣化を、最小限に抑え、 フライホイールダイオー ドの逆回復時間を短縮することを目的とする。

[課題を解決するための手段]

ドーパントを炭素とする高エネルギーイオン打込みを行なう。ドーパントを炭素とした理由は炭素はSi中に多量に含まれており、Si中においては電気的には非活性であることから、他の特性の劣化を最小限に抑えることが出来ることによる。 (実施例)

第1回は、本発明の第一の実施例である。パワーMOSFETの断面構造図である。本実施例は、定格電圧60V。定格電流30A。nチヤネル形のパワーMOSFETを示す。

図において、101は n 形高濃度半導体基板、102は n 形低濃度領域で比抵抗が0.8 Ω - cm, 深さ10μm、103は深さ3μmのp形拡散領域、104は深さ1μmのn形高濃度拡散領域、105は腰厚50nmのゲート絶縁膜、106は多結晶シリコンからなるゲート電極、107はリ

ンガラス膜、108はアルミニウムからなるソース電極、109はアルミニウムからなるドレイン電極、110は高エネルギーイオン打ち込みによって生成された結晶欠陥層である。

第2図は本発明の第一の実施例によるライフタイムキラー導入の製造工程である。図において210はライフタイムキラーとなる結晶欠陥層.207はPSG(リンガラス膜).211はPIQ膜である。

図より、結晶欠陥層210は炭素を3MeVにて高エネルギーイオン打込みすることに生成してある。その後、AL電便付けを行ない、しきい値電圧の変動を補正するため、H。中450℃。60分の熱処理を行つた。

これにより、n 形低濃度領域 2 0 2 と p 形拡散 領域 2 0 3 によつて構成された、フライホイール ダイオードの逆回復時間を短縮することができる。

本実施例によれば第3図に示すように、フライホイールダイオードの逆回復時間は、高エネルギーイオン打込みにより、30ms短縮することが

できた。

第4回は本発明の第一の実施例により、フライ ホイールダイオードの逆回復時での電流波形を示 した図である。

本実施例によれば、打込み量を1.0×10³² cm⁻² として炭素を3Me Vにて高エネルギーイオン打込みし、その後、水素中450℃,60分の 無処理により、フライホイールダイオードの逆回 復時間を30ns短縮することができる。

第5回は本発明の第2の実施例を示すパワー HOSFETの新面構造図である。

本実施例では、打込みエネルギーを変え、ライフタイムキラーとなる結晶欠陥層を n 形低濃度領域 4 0 2 と p 形拡散領域 4 0 3 との界面に生成されるよう高エネルギーイオン打込みを行ない、水素雰囲気中にて無処理を行う。 これにより第3回,第4 図に示す結果と同等な効果が得られる。

第6図は、本発明の第3の実施例を示す。パワーMOSFETの断面構造図である。

本実施例では、打込みエネルギーを更に大きく

して、ライフタイムキラーとなる結晶欠陥層を n 形低濃度領域 6 0 2 に生成されるよう、高エネル ギーイオン打込みを行ない、水素雰囲気中にて熱 処理する。本実施例においても第 3 図、第 4 図に 示す結果と同等な効果が得られる。

第7回は本発明の第4の実施例を示すパワー MOSFETの断面構造図である。

本実施例では、パワーMOSFETとLSIとを共存 させたインテリジェントパラーICの断面構造図 を示す。

図において708,709,710,711, 712,713は金属電極、714はp形ウエル 領域、715は高エネルギーイオン打込みによつ て生成した結晶欠陥層である。

本実施例によれば、IC部にマスクを設けることにより、ICの電気特性を劣化させることなく、パワーMOSFETの所定の領域のみに選択的に、高エネルギーイオン打込みによる結晶欠陥層の生成が可能である。

第8回は本発明の第5の実施例を示す、MOS

特別平3-259537(3)

トランジスタとキャパシタによつて構成されてい るメモリセルの断面構造図である。

図において801はp形括板、802はSi〇」 類、803はHLD、804は反転層、805は 多結晶シリコン電極、806はn形高濃度拡散領域、807はアルミニウム電極である。808は 高エネルギーイオン打込みによって生成した結晶 欠陥層である。図では半導体基板上になるためまま け、MOSトランジスタの劣化を避けるためまま ヤパシタ領域のみに選択的に高エネルギーイオン 打込みを行い、結晶欠陥層808の生成を行う。 その後、水素中にて無処理を行う。

本実施例によれば、この結晶欠陥層808はライフタイムキラーとして機能し、ランチアンプ等 により、他の領域から注入された電荷を消滅させ、 キヤバシタへの淀入を防止することが出来る。

これにより、MOSトランジスタを劣下させる ことなく、ランチアンプ等によるメモリセルの誤 動作を防止することができる。

第9図は本発明の第6の実施例を示す、パワー

図より、高エネルギーイオン打込みと 電子線照射の組み合せにより、ソフトリカバリーな電流波 影を実現することが出来る。

これにより、モーター駆動への応用に関しては、 高速かつ高効率なモーター駆動の実現が可能とな り、特に破壊強度の増大といつた効果が得られる。 (作用)

上記の構成によるパワーMOSFETにおいて部分的 にのみキヤリアのライフタイムが減少する領域を 形成することができる。

これにより、パワーNOSFETのフライホイールダイオードの逆回復時間が著しく短縮され、モーター駆動といつた応用に関しても、高速かつ高効率なモーター駆動が実現でき、更に、破壊強度の増大が可能となる。

(発明の効果)

パワーMOSFETに、炭素をドーパントとした、高 エネルギーイオン打込みを施すことにより、ライ フタイムキラーを導入した。これにより、他の電 気特性の劣化を最小限に抑え、スインチング速度 MOSFETの断面である。本実施例では、定格電圧 60V、定格電洗30Aの n チヤネル形パワー MOSFETを示す。

本実施例では高エネルギーイオン打込みと電子 線照射とを組み合わせ、ライフタイムキラーとな る結晶欠陥層の生成を行つた。

第10回は本発明の上記第6の実施例による、 ライフタイムキラー導入の製造工程を示したもの である。

図において、1010は高エネルギーイオン打込みによつて生成した結晶欠陥層、1111は PIQである。尚、ここでは詳しく述べないが、 電子線照射は高エネルギーイオン打込みの工程前 或いは工程後のどちらでもよい。

本実施例では、PIQの強布を行ない硬化後に電子線の照射を行う。照射条件は2MeVとし、照射後、水素中350℃,60分の無処理を行う。第11回は本発明の上記第6の実施例による、フライホイールダイオードの逆回復時での電流波

の向上,破壊強度の増大を図ることができた。

4.図面の簡単な説明

第1図は本発明の第1の実施例のパワーKOSFET の断面図、第2図は本発明の第1の実施例による ライフタイムキラー導入の製造工程を示す新面図、 第3回はドーズ量と逆回復時間の関係曲線図、第 4 図は高エネルギーイオン打込み後におけるフラ イホイールダイオードの逆回復時での電流波形図、 第5回は本発明の第2の実施例のパワーNOSFETの 断面図、第6図は本発明の第3の実施例のパワー MOSFETの断面図、第7回は、本発明の第4の実施 例のパラーMOSLSI主要部の断面図、第8回は本発 明の第5の実施例を示すMOSメモリセルの斯面 図、第9図は本発明の第6の実施例のパワーNOS の断面図、第10図は本発明の第6の実施例によ るライフタイムキラー導入の製造工程を示す断面 図、第11回は高エネルギーイオン打込みと電子 繰風射後のフライホイールダイオードの逆回復時 での電流波形図である。


101, 201, 501, 601, 701, 901,

特開平3-259537(4)

1001…高濃度半導体基板、102,202, 502,602,702,902,1002...n 形低纖度領域、103,203,503,603, 703,903,1003…p形拡散領域、104, 204, 504, 604, 704, 904, 1004 ... n 形高濃度拡散領域、105,205,505, 605.705,905,1005…ゲート絶縁 膜、106,206,506,606,706, 906,1006…ゲート電極、107,207, ンガラス保護膜、108,208,508,608。 708,908,1008…ソース電極、109, 209, 509, 609, 709, 909... FV イン電極、110,210,510,610, 715,808,910,1010…結晶欠陥層、 211 ··· PIQM. 710, 711, 712, 713…金属電極、714…p形ウエル領域、 801…p形半導体基板、802…SiO: 層、 803…HLD、804…反転層、805…ポリ


シリコン電極、806… n 形高濃度拡散領域。


807…金属電極、11111…リンガラス膜・ 代理人 弁理士 小川野男




特開平3-259537(5)


2 第 3





Ø







- 高濃度千趣体基板 凡形位、濃度砂模域 P形拡散物域。 内形高濃度拡散物域 ケート電極 サンプラン板 メンプ電極 ドレン電極 ドレン電極 ドレン電極 ドレン電極 ドレン電極 ドレン電極 501 502 503 504
- 505 506 507

- 601 高濃度料本基板 602 九形色濃度伸成 603 户影在影响域 604 月影高濃度收散倾域 605 ケート電極 606 ケート電極 607 リンガラス保護原 608 ソース電極 608 リール電子
- 809. KL1ン電極


特開平3-259537(6)







高濃度半導体基板 附低濃度傾成 P形弦影像域 N形高濃度波散領域 ケート配接膜 ケート電極 ローボラン保証 III 705 707 リンガラス保護展 708 金属電極 714 P型ケェル領域

Z 805 806




ケート電極 リンかラス保護展 902 903 904 高濃度半導体基板 机制化建度領域 907 P形拡散領域 908 机制高濃度拡散領域 909 7-1-免标膜





第 11 区



| 第1頁 ⑤lr H(| | l. ⁵ | /784 | | 識別記号 | | 庁内整理番号 |
|------------------|---|-----------------|------|---|------|---|---|
| @発 | 明 | 者 | Ħ. | 嶋 | 秀 | 和 | 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内 |
| 個発 | 明 | 者 | 大 | 髙 | 成 | 雄 | 東京都小平市上水本町5丁目20番1号 株式会社日立製作 所半導体設計開発センタ内 |
| @発 | 明 | 者 | 石 | 坂 | 膀 | 男 | 東京都小平市上水本町5丁目20番1号 株式会社日立製作 所半導体設計開発センタ内 |
| 個発 | 明 | 者 | 夏 | 秋 | 信 | 羲 | 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内 |

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

03259537

PUBLICATION DATE

19-11-91

APPLICATION DATE

09-03-90

APPLICATION NUMBER

02056398

APPLICANT: HITACHI VLSI ENG CORP;

INVENTOR: KASHU NOBUYOSHI;


INT.CL.

: H01L 21/336 H01L 21/322 H01L 29/784

TITLE

: SEMICONDUCTOR DEVICE AND

MANUFACTURE THEREOF



ABSTRACT: PURPOSE: To suppress other characteristic deterioration to a minimum limit, to improve switching speed and to increase breakdown strength by forming a crystal defect layer due to an ion implantation near a base region, and introducing a life time killer to a power MOSFET.

> CONSTITUTION: A p-type diffused region 103 is formed on an n-type high concentration substrate 101 having a drain electrode 109 and a base region 102 of an n-type low concentration region, and an n-type high concentration diffused region 104, etc., to become a source region is formed by high concentration ion implantation with dopant as carbon, thereby forming a power MOSFET. A crystal defect layer 110 is formed near the region 102 by the predetermined ion implantation, a life time killer is introduced to the MOSFET by the layer 110 to suppress the deterioration of other characteristic to a minimum limit, the reverse recovery time of a flywheel diode is shortened, and switching speed, breakdown strength are enhanced.

COPYRIGHT: (C)1991, JPO& Japio